总线定时

定时	同步	异步	半同步	分离式
优点	效率高逻辑简单	总线周期长度可变实现速度差异大的组件交流	比异步逻辑简单	没有空闲等待
缺点	来不及校验同步要求高	速度慢带宽窄逻辑复杂	系统时钟频率不能太高	控制复杂开销大
适用系统	1. 总线长度短 2. 存取时间接近 e.g. 片内总线	nowadays 主流	1. 时钟频率低 2. 设备速度差异大	多主模块系统 (多处理器/多DMA)

同步定时

同一时钟频率同步

异步定时方式	不互锁	半互锁	全互锁
请求方	`for`/`until`	`await`	`await`
应答方	`for`/`until`	`for`/`until`	`await` 请求方 cancel 才能 cancel

在同步定时基础上增加 ready/wait 线总线周期先采样 ready/wait，有效再从数据线取数据

分为两个子周期